

12. Kort om modern halvledartechnologi

Kursen i halvledarfysik behandlar i detalj halvledarkomponenter.



På denna kurs går vi igenom bara den allra viktigaste av dem, MOSFET-transistorer som ger grunden till hela dagens moderna digitalelektronik.

12.1. MOSFET-transistorn

Nästan ideala transistorer i det avseendet att inputimpedansen är försvinnande liten kan tillverkas med s.k. FET-teknik.

FET är en förkortning på “Field effect transistor”, fälteffekttransistor. I dessa är funktionsiden att en elfälteffekt (utan ström) används att styra strömmen genom transistoren.

Den helt dominerande grundtypen av transistor i dagens integrerade transistorer är den s.k. MOSFET-transistorn. En MOSFET kan schematiskt illustreras på följande sätt:




Vi har alltså en **source** -del S av n-typ, och en **drain** -del D.

Mellan dessa har man MOS-delen, dvs. ett metall-lager (M) högst på, ett kiseldioxidlager (O) under den, och slutligen en halvledare (S för semiconductor) under oxiden. Halvledaren är bara svagt p-dopad.

Metallen är naturligtvis ledande, och har en elektrod på sig. Kombinationen metall-elektrod kallas **gate (G), styrelektrod.**

Kiseldioxid SiO_2 (O) däremot är en extremt bra isolator, så ingen ström kan flyta från gaten till halvledaren. (FOTNOT: source, drain och gate tycks vara svenska nuförtiden, åtminstone används de i Chalmers... "Gate" kan översättas till styrelektrod.)

För att förstå funktionen av denna krets betraktar vi bara MOS-delen från sidan:




Ifall styrelektrod-spänningen $V_G = 0$, är transistorn väsentligen ickeledande, då ett svagt p-dopat material i sig inte leder särdeles bra. Om man sedan lägger på en svag positiv spänning (+ i bilden), kommer den nu att repellera hål från halvledaren. Man skapar ett **utarmnings-område**.

Om man ökar på spänningen (++), kommer ledningsbandets maximum i utarmningsområdet att börja närma sig Fermi-nivån. Då den är tillräckligt nära Fermi-nivån börjar elektroner exciteras termiskt till den. Då har man skapat ett bra ledande **inversions-lager**, där beteendet förändrats till det motsatta från det ursprungliga ickeledande tillståndet.

Om man ytterligare ökar på spänningen (+++), faller ledningsbandets maximum under Fermi-nivån. Då har man skapat ett område som kommer att vara fyllt av degenererade elektroner i en Fermi-gas.

Vi det laget som inversionsområdet blivit ledande talar man om en **n-typs kanal** ("n-channel") där ledning sker just under oxidlagret.

Kanalen binder ihop de två starkt dopade n-skikten och gör MOSFET:en ledande. Det som är av avgörande att inse är att man bara med styrelektrod-spänningen V_G kan styra ledningsförmågan, med negligerbar ström genom styrelektrod:n. Typiska $I - V$ -kurvor för en MOSFET ges i bilden nedan:



MOSFET:en beter sig alltså Ohmiskt för små V_D , sedan satureras strömmen från source till drain I_{SD} .

MOSFET:en har också en inbyggd kapacitans, som gör att den kan utom som en logisk krets också användas som en minnes-krets.

En detaljerad matematisk analys av MOSFET:ens funktion är alltför komplicerad för denna kurs.

Men vi ger här ett resultat av analysen av central betydelse för att förstå utvecklingen hos integrerade kretsar. Processen med vilket strömmen flyter genom n-kanalen är en diffusionsprocess. Diffusions- eller drifhastigheten v_d för elektroner bestäms ju av deras mobilitet via

$$v_d = \mu_e E \quad (1)$$

och fältet E kan uppskattas som helt enkelt $E = V_{SD}/L$, där L är längden på n-kanalen och V_{SD} source-to-drain-spänningen. Den kortaste möjliga tiden för en signal att komma igenom en MOSFET är då

$$t_{\min} = \frac{L}{v_d} = \frac{L}{\mu_e E} = \frac{L^2}{\mu_e V_D} \quad (2)$$

Alternativt kan man uppskatta maximi-frekvensen med vilken kretsen kan operera som

$$f_{\max} \sim \frac{1}{t_{\min}} = \frac{\mu_e V_D}{L^2} \quad (3)$$

De här ekvationerna berättar flera av huvudkraven för att tillverka snabbare kretsar. För att snabba upp kretsen kan man antingen öka på μ , öka på V_D eller sänka på L . De två tidigare storheterna kan man dock inte göra så mycket med. μ är ju en materialberoende konstant, och en ökning av V_D kan leda till att drifhastighetens maximum v_s kommer emot, och dessutom upphettning eller utbränning av kretsen.

Därför är den överlägset viktigaste metoden att tillverka snabbare kretsar att minska på storheten L , och därmed också de andra måtten i kretsen. Detta är grundorsaken till att halvledarkretsarna har konstant miniaturiserats under de senaste ~ 40 åren!

Här slutar vår vetenskapliga diskussion om halvledare. Nu diskuterar jag dock ännu lite denna miniaturiseringsprocess och vart den kanske slutar.

12.2. Moores lag

Standardmättet på miniatyrisering av halvledarkomponenter är Moores lag. Den är i dagens datum av så central betydelse för hela världsekonomin att man hör den kastas fram nästan överallt i de mest varierande former och förvrängningar.

Den ursprungliga lagen formulerades år 1965 av Gordon Moore, då och fram till 1990-talet chairman på Intel. Den lydde helt enkelt

“The transistor density on a manufactured die doubles every year”

[Artikel av Gordon Moore, <http://developer.intel.com/update/archive/issue2/feature.htm>]

Denna lag stämmer *inte* mera, men i den modifierade formen

“The transistor density on a manufactured die doubles every two years”

har den gällt förbluffande bra sedan början av 1970-talet:

<http://www.extremetech.com/computing/190946-stop-obsessing-over-transistor-counts-theyre-a-terrible-way-of-comparing-ch>

Det finns **två** möjliga orsaker till varför Moore's lag har brutits:

1. De ekonomiska

2. De tekniska/fysikaliska

Med de **ekonomiska** orsakerna menas det att också kostnaderna för att hållas på Moores lag ökar starkt. Att bygga varje ny fabrik kostar mera, och allt mer pengar måste sättas på produktutveckling. Så länge människor vill köpa en snabbare dator varje 2-3 år, kan man antagligen möta de här kostnaderna, men om marknaden försvinner, bryts Moores trend säkert snabbt.

På den **tekniska** sidan förekommer det en medveten process att försöka kunna möta de tekniska hindren och hållas på Moores lag. Den amerikanska och europeiska halvledarindustrin jobbar ihop i flera konsortier som koordinerar forskning, produktutveckling och maskintillverkning med målsättningen att hållas på Moores lag. Den är s.g.s. ett själv-ändamål.

Målsättningen definieras i så kallade "technological roadmaps", som finns i versionerna National

technological roadmap och International technological roadmap och sköts av Sematech och ITRS. T.ex. årets 2011 roadmap kan läsas i (lättast att börja med Executive summary)

<http://public.itrs.net/>

Det är intressant att se hur utvecklingen gått, Här är tabeller från år **2001** versionen av roadmappen som förutspådde saker för bland annat idag, 2012. Här är t.ex. en del av långa tiders målsättningar i kretsars dimensioner därifrån:

Table 4c Performance and Package Chips: Frequency On-Chip Wiring Levels—Near-term Years

YEAR OF PRODUCTION	2001	2002	2003	2004	2005	2006	2007
DRAM ½ Pitch (nm)	130	115	100	90	80	70	65
MPU/ASIC ½ Pitch (nm)	150	130	107	90	80	70	65
MPU Printed Gate Length (nm)	90	75	65	53	45	40	35
MPU Physical Gate Length (nm)	65	53	45	37	32	28	25
Chip Frequency (MHz)							
On-chip local clock	1,684	2,317	3,088	3,990	5,173	5,631	6,739
Chip-to-board (off-chip) speed (high-performance, for peripheral buses)[1]	1,684	2,317	3,088	3,990	5,173	5,631	6,739
Maximum number wiring levels—maximum	7	8	8	8	9	9	9
Maximum number wiring levels—minimum	7	7	8	8	8	9	9

Table 4d Performance and Package Chips: Frequency, On-Chip Wiring Levels—Long-term Years

YEAR OF PRODUCTION	2010	2013	2016
DRAM ½ Pitch (nm)	45	32	22
MPU/ASIC ½ Pitch (nm)	45	32	22
MPU Printed Gate Length (nm)	25	18	13
MPU Physical Gate Length (nm)	18	13	9
Chip Frequency (MHz)			
On-chip local clock	11,511	19,348	28,751
Chip-to-board (off-chip) speed (high-performance, for peripheral buses)[1]	11,511	19,348	28,751
Maximum number wiring levels—maximum	10	10	10
Maximum number wiring levels—minimum	9	9	10


Enligt detta borde vi alltså i år, 2012, ha processorer med ungefär 30 nm linjebredd och 19 GHz klockfrekvens.

Det förra stämmer nästan exakt, det senare inte alls, frekvenserna är fortfarande kring 3 Gz som de var redan ungefär 10 år sedan!

Det som hänt är att upphettingsproblemen blivit så stora att detta begränsar processorernas hastighetsökning. Detta insåg man inte i tillräcklig grad år 2001.

För att åstadkomma hastighetsökning, har industrin istället börja integrera flera enskilda processorkärnor ("core") på samma kiselkiva. På detta sätt blir datorer fortfarande mer effektiva, men bara om man kan köra koder parallelt!

Att tillväxttrenden i de flesta storheter har redan brutits illustreras väl här (graf från 2010):



<http://www.extremetech.com/wp-content/uploads/2014/09/DennardScaling.png>




Nu har alltså också trenden i antalet transistorer brutits.

Teknologin far dock vidare: storleken av transistorer minskar fortfarande. Den senaste teknologin,

Broadwell, är nere i 14 nm. Detta möjliggör att packningsdensiteten och kostnaden/transistor minskar fortfarande:

Embargo until 8-11-14, 9 am PDT

Cost per Transistor




Intel 14 nm Continues to Deliver Lower Cost per Transistor



<http://wccftech.com/intel-14nm-broadwell-cpu-architecture-analyzed-5-ipc-increase-haswell-2nd-generation-fivr-20-comput>

Moderna MOSFET:ar har förändrats rejält från den relativt enkla bilden som gavs ovan. Den allra nyaste tekniken använder bland annat s.k. FinFET-strukturer, som kunde översättas fenfälteffektransistor (fin = fena). Dessutom kan dessa ha flera olika sources och drains.



Vad har du åtminstone lärt dig i detta kapitel?

- Grundstrukturen i en MOSFET-transistor
- Vad Moores lag är och hur halvledarindustrin utvecklats med den.